Engenheiros do MIT desenvolveram um inovador chip 3D que pode aumentar exponencialmente a quantidade de transistores por unidade de espaço, permitindo a criação de hardware de inteligência artificial (IA) mais eficiente, rápido e compacto. A pesquisa, publicada na revista Nature, destaca uma técnica de empilhamento eletrônico que supera limitações tradicionais e oferece novas possibilidades para o design de semicondutores.
Com o crescimento das demandas da indústria eletrônica e os limites físicos do silício, os pesquisadores adotaram um conceito semelhante a construir arranha-céus: substituir a expansão horizontal por camadas verticais de transistores e circuitos. O avanço elimina a necessidade de substratos volumosos de silício, promovendo comunicação mais rápida entre as camadas semicondutoras. Além disso, o método utiliza materiais 2D de alta qualidade, como dissulfeto de molibdênio e disseleneto de tungstênio, cultivados a temperaturas abaixo de 400°C para evitar danos a circuitos subjacentes.
Impacto positivo
Segundo o professor associado do MIT, Jeehwan Kim, o design promete “melhorias de ordens de magnitude no poder de computação para aplicações em IA, lógica e memória”. A equipe já demonstrou que o chip pode integrar dezenas ou até centenas de camadas, maximizando sua eficiência sem os desafios dos métodos tradicionais. O impacto pode ser significativo, desde laptops e dispositivos vestíveis até data centers compactos com poder de supercomputadores.
Esse avanço é fruto de uma parceria entre o MIT, o Samsung Advanced Institute of Technology e outras instituições, com financiamento do Escritório de Pesquisa Científica da Força Aérea dos EUA. O próximo passo envolve ampliar o protótipo para produção em escala, viabilizando chips de IA de alto desempenho e com maior densidade de memória.
